Porta lógica nand

portões lógicos

A figura 2.1.1 ilustra uma seleção das portas lógicas básicas que estão disponíveis de vários fabricantes em famílias padrão de circuitos integrados. Cada família lógica é projetada para que portões e outros circuitos integrados lógicos dentro dessa família (e outras famílias relacionadas) possam ser facilmente combinados e incorporados em circuitos lógicos maiores para realizar funções complexas com o mínimo de componentes adicionais.
Na lógica binária são permitidos apenas dois estados, 1 e 0 ou “ligado e desligado”. a palavra NÃO no mundo da lógica binária significa, portanto, “o contrário de”. Se algo não for 1, deve ser 0, se não estiver ligado, deve estar desligado. Então NAND (não AND) significa simplesmente que um portão NAND desempenha a função oposta a um portão AND.
Uma porta lógica é um pequeno circuito transistor, basicamente um tipo de amplificador, que é implementado em diferentes formas dentro de um circuito integrado. Cada tipo de portão tem uma ou mais (na maioria das vezes duas) entradas e uma saída.
O princípio de operação é que o circuito opera em apenas dois níveis de tensão, chamados de lógica 0 e lógica 1. Estes valores são representados por dois níveis diferentes de tensão. Na lógica 5 volts, 1 é idealmente representado por 5V e 0 por 0V, e na lógica 3,3V a lógica 1 é idealmente representada por 3,3V e a lógica 0 por 0V. Quando um destes níveis de tensão é aplicado às entradas, a saída do portão responde assumindo um nível 1 ou 0, dependendo da lógica particular do portão. As regras lógicas para cada tipo de portão podem ser descritas de diferentes maneiras; por uma descrição escrita da ação, por uma tabela de verdade ou por uma declaração de álgebra booleana.

circuito nand gate

representa o gene com ambas as entradas vinculadas. Quanto às taxas: k1 e k2 são as taxas de ligação de A e B, respectivamente, para seus promotores quando G1 não tem ligação proteica; k-1 e k-2 são as taxas de não ligação das reações anteriores; k3 e k4 são as taxas de ligação de B e A para
respectivamente; k8, k9 e k10 são as taxas de degradação de X, A e B; e k11 e k12 são as taxas de criação de entradas A e B respectivamente. Com todas as taxas apresentadas em 1 extraímos as seguintes equações diferenciais comuns que descrevem a mudança ao longo do tempo das concentrações de G1,
Todos os valores de parâmetros usados em 2 são tomados de valores padrão na literatura[25-27]. O objetivo deste modelo é fornecer um modelo o mais genérico possível, para abstrair os detalhes específicos do laboratório (ou seja, a utilização de um tipo de promotor concreto). Assim, parâmetros cinéticos similares têm o mesmo valor para provar o funcionamento de um modelo padronizado completo. Os valores são os seguintes: k1 = k2 = k3 = k4 = 1 moléculas-1 hora-1; k-1 = k-2 = k-3 = k-4 = 50 horas-1; k5 = k6 = 500 horas-1; k7 = 700 horas-1; k8 = k9 = k10 = 0,1 hora-1; k11 = k12 = moléculas horas-1. Observe que k7 é maior que k5 e k6 para enfatizar uma taxa de transcrição mais forte quando as duas entradas estão ligadas a seus promotores ao mesmo tempo[28]. Com as condições iniciais, que são A = B = 1000, e G = 1, obtemos a Figura11 (esquerda), onde observamos a concentração de X ao longo do tempo. A fim de simplificar o modelo, aproximamos o modelo determinístico completo para a expressão de X a uma única equação. Como dois promotores controlam a expressão de X (e I1), os promotores podem ser aditivos ou podem interferir um com o outro[20]. Considerando-os para cooperar sem interferência, a equação para a taxa de mudança de X ao longo do tempo é:

ou portão

Este artigo precisa de citações adicionais para verificação. Por favor, ajude a melhorar este artigo, acrescentando citações a fontes confiáveis. O material não fornecido pode ser contestado e removido. Encontre fontes:  “NOR gate” – notícias – jornais – livros – estudiosos – JSTOR (setembro 2016) (Saiba como e quando remover esta mensagem modelo)
A porta NOR é uma porta lógica digital que implementa a NOR lógica – ela se comporta de acordo com a tabela da verdade à direita. Uma saída ALTA (1) resulta se ambas as entradas para o portão forem BAIXAS (0); se uma ou ambas as entradas forem ALTA (1), uma saída BAIXA (0) resulta. NOR é o resultado da negação do operador OR. Também pode, em alguns sentidos, ser visto como o inverso de um portão AND. NOR é uma operação funcionalmente completa – os portões NOR podem ser combinados para gerar qualquer outra função lógica. Ele compartilha esta propriedade com o portão NAND. Em contraste, o operador OR é monotônico, pois só pode mudar BAIXO para ALTO, mas não vice-versa.
Na maioria, mas não em todas as implementações de circuitos, a negação vem por livre-incluindo CMOS e TTL. Em tais famílias lógicas, OR é a operação mais complicada; ele pode usar um NOR seguido de um NOT. Uma exceção significativa são algumas formas da família da lógica dominó.

portão xor

O portão NAND (Não – E) tem uma saída que normalmente está no nível lógico “1” e só vai “BAIXO” até o nível lógico “0” quando TODAS as suas entradas estão no nível lógico “1”. O portão NAND lógico é a forma inversa ou “Complementar” do portão AND que já vimos anteriormente.
A lógica ou expressão booleana dada para um portão NAND lógico é aquela para a Adição Lógica, que é o oposto do portão AND, e que ele executa sobre os complementos das entradas. A expressão booleana para uma porta lógica NAND é denotada por um único ponto ou símbolo de parada completa, ( . ) com uma linha ou Overline, ( ‾‾ ) sobre a expressão para significar a NÃO ou negação lógica da porta NAND dando-nos a expressão booleana de:    A.B = Q.
Um simples portão NAND lógico de 2 entradas pode ser construído usando chaves RTL Resistor-transistor ligadas entre si como mostrado abaixo com as entradas conectadas diretamente às bases do transistor. Ambos os transístores devem ser cortados “OFF” para uma saída em Q.
Os portões NAND lógicos estão disponíveis usando circuitos digitais para produzir a função lógica desejada e é dado um símbolo cuja forma é a de um portão padrão AND com um círculo, às vezes chamado de “bolha de inversão” em sua saída para representar o símbolo NOT gate com a operação lógica do portão NAND dado como.